선폭 그대로 D램 1.5배
1선폭은 그대로, 칸은 1.5배
선을 더 가늘게 그리지 않아도 같은 면적에 D램 칸을 이론상 1.5배 넣을 수 있어요.
2바둑판처럼 깔린 저장 칸
폰과 서버 속 D램 칩에는 저장 칸이 바둑판처럼 깔려 있어요.
3칸 하나 = 1비트
칸 하나는 트랜지스터 하나와 전하를 담는 기둥 하나예요. 이게 1비트예요.
4칸 크기는 F로 재요
F는 칩에 그리는 선의 최소 폭이에요. 칸이 F²의 몇 배인지로 크기를 세요.
5지금은 가로 3F, 세로 2F
지금 칸은 3F × 2F, 그러니까 6F²예요. 업계 주류가 이 크기예요.
6누운 트랜지스터는 자리를 차지해요
트랜지스터가 바닥에 누워 있어서 옆으로 자리를 차지해요. 그래서 가로가 3F나 필요해요.
7세우면 한 줄로 서요
트랜지스터를 세우면 아래엔 데이터 선, 위엔 저장 기둥이 한 줄로 서요.
8가로세로 2F, 4F²
칸이 2F × 2F가 돼요. 면적은 3분의 1 줄어요.
9두 칸 자리에 세 칸
그래서 칸 두 개 자리에 이론상 세 개가 들어가요. 폰 속 D램은 아직 누운 트랜지스터예요.
책을 책상에 눕혀 놓으면 한 권마다 넓은 자리가 필요해요. 책꽂이에 세우면 같은 자리에 훨씬 많이 들어가죠.
트랜지스터도 똑같아요. 지금은 바닥에 누워서 옆으로 자리를 차지하는데, 세우면 그 자리가 아껴져요.
다만 책은 세워도 그냥 꽂으면 되지만, 트랜지스터는 둘레를 게이트로 감싸고 아래엔 데이터 선까지 묻어야 해서 만들기가 훨씬 까다로워요.
- 선폭을 줄이는 것만으로는 한계가 있어서, 칸의 모양 자체를 바꿔 같은 면적에 더 많이 담으려는 시도예요.
- 아직 4F² 양산 제품은 없고, 업계 주류는 6F²예요. 깊고 좁은 구조를 깎고 쌓는 어려움과 누설 전류가 앞으로 풀어야 할 숙제예요.
해외 회사는 업계에 널리 알려진 대표 장비 업체를 골랐고, 4F² 구조를 만드는 데 쓰이는 깎고 쌓는 장비 기준입니다. 회사 소개일 뿐 투자 추천이 아닙니다.
더 깊이 — 원문 요약·용어 정리·출처
선을 더 가늘게 그리지 않아도, 같은 면적에 D램 셀을 이론상 1.5배 넣는 방법이 있습니다. 누워 있던 트랜지스터를 세워, 셀 한 칸을 6F²에서 4F²로 줄이는 겁니다.
- 선폭은 그대로인데 같은 면적에 D램 셀이 1.5배 들어가는 구조
- 비결: 누워 있던 트랜지스터를 일으켜 세우기
- 폰과 서버 속 D램 칩 안의 바둑판 같은 저장 칸
- 칸 하나 = 트랜지스터 하나 + 전하를 담는 기둥(커패시터) 하나 = 1비트
- 칸 크기를 재는 단위 F = 칩에 그리는 선의 최소 폭
- 지금 셀은 가로 3F × 세로 2F = 6F²
- 지금은 트랜지스터가 바닥에 누워 옆으로 자리를 차지합니다
- 세우면 아래엔 데이터 선(비트라인), 위엔 저장 기둥이 한 줄로 섭니다
- 칸은 2F × 2F = 4F², 면적이 3분의 1 줄어듭니다
- 같은 6F × 2F 자리에 칸 2개 대신 이론상 3개
- 지금 손에 든 폰 속 D램은 아직 누운 트랜지스터입니다
D램 셀의 크기는 최소 선폭 F의 제곱(F²) 몇 개분인지로 셉니다. 업계 주류인 6F² 셀은 트랜지스터가 기판에 누운 구조라 가로 3F가 필요하지만, 트랜지스터를 세우면 데이터 선·트랜지스터·저장 기둥이 한 수직선에 쌓여 2F × 2F, 4F²가 됩니다.
셀 면적은 약 33% 줄고, 같은 선폭에서 같은 면적에 들어가는 셀은 이론상 1.5배입니다. 칩 전체의 밀도 향상은 주변 회로 때문에 이보다 작습니다.
- F(최소 선폭)
- 그 공정에서 그릴 수 있는 가장 가는 선의 폭입니다. D램은 셀 하나가 차지하는 면적을 F²의 몇 배인지로 나타내고, 지금 주류는 6F²입니다.
- 셀(1T1C)
- 트랜지스터 1개와 커패시터 1개로 된 D램의 저장 단위입니다. 커패시터에 전하가 있느냐 없느냐로 1비트를 기억하고, 트랜지스터는 그 전하를 꺼내고 넣는 문 역할을 합니다.
- 6F²
- 셀 한 칸이 3F × 2F인 배치입니다. 지금 셀 트랜지스터는 게이트를 실리콘 표면 아래 홈에 묻은 매립 채널 트랜지스터(BCAT)로, 전류가 묻힌 게이트 아래를 돌아 옆으로 흐릅니다.
- 4F²
- 셀 한 칸이 2F × 2F인 배치로, 1트랜지스터·1커패시터 셀의 이론적 최소 크기입니다. 기판에서 솟은 실리콘 기둥을 게이트가 둘러싸고, 기둥 아래에는 비트라인이 묻히고 위에는 커패시터가 올라갑니다(수직 채널 트랜지스터, VCT/VG).
- 비트라인·워드라인
- 비트라인은 셀의 데이터가 오가는 선, 워드라인은 트랜지스터 게이트를 열고 닫는 선입니다. 두 선이 만나는 자리마다 셀이 하나씩 놓입니다.
- 저장 기둥(커패시터)
- 실제로는 높이 약 1,000nm, 지름 수십 nm의 가늘고 높은 기둥입니다. 영상에서는 높이를 줄여 그렸습니다.
트랜지스터를 세우면 칸은 작아지지만, 기둥이 가늘고 높아져 새는 전류를 막는 게 가장 큰 숙제입니다.
그래서 최근 발표된 4F² 구조도 게이트가 기둥 둘레를 통째로 감싸는 방식으로 누설을 줄이려 합니다.
기둥 아래에 묻는 데이터 선도 가늘어질수록 저항이 커져, 새 금속 재료를 시험하는 연구가 이어지고 있습니다.
셀 칸이 너무 작아져 주변 회로를 셀 아래에 둘 자리가 없어, 회로를 따로 만들어 웨이퍼째 붙이는 방식도 함께 쓰입니다.
▶ 영상
▶ 영상
▶ 영상
▶ 영상
▶ 영상
▶ 영상
▶ 영상
▶ 영상