.. 차니쓰 리서치

CHANESS RESEARCH

AI 칩은 칩 하나가 아니다

반도체 · 패키징 · 2026-10-02 · 유튜브 주식을 요리하다

AI 칩 하나를 열어 보면 칩이 열 개 붙어 있어요. 핵심은 두 가지예요. 칩 사이에 깔아야 하는 선이 아주 많다는 것, 그리고 그 선을 깔아 주는 '인터포저'라는 판을 TSMC가 CoWoS로 만든다는 것이에요.

한눈에 흐름

칩 10개(GPU 2 + HBM 8)→인터포저→기판→서버 보드

GPU와 HBM을 인터포저 위에 나란히 올리고, 그 인터포저를 다시 기판 위에 올려요. 기판은 칩의 신호와 전기를 서버 보드로 이어 줍니다.

30초 이해

이게 뭔가요?여러 칩을 한 판 위에 붙이는 TSMC의 패키징 기술이에요. 이름은 Chip on Wafer on Substrate, 줄여서 CoWoS(코워스)예요.

뭐가 어렵나요?HBM 하나가 GPU와 주고받는 데이터 선만 1,024개예요. 이 많은 선을 이을 배선 판이 필요한데, 통짜 실리콘 판은 만들 수 있는 크기에 한계가 있어요.

어떻게 푸나요?블랙웰은 판 전체를 실리콘으로 만들지 않아요. 배선층 판 속에 작은 실리콘 다리를 박은 CoWoS-L 방식을 써요.

장면으로 따라가기

옆으로 넘겨 보세요 → (9장면)

1칩 하나가 아니다

엔비디아 블랙웰을 열어 보면 칩 열 개가 한 판 위에 붙어 있어요.

2GPU 2개와 HBM 8개

가운데에는 계산을 맡는 GPU 두 개, 옆에는 D램을 탑처럼 쌓은 메모리 HBM 여덟 개가 있어요.

3선만 1,024개

HBM 하나가 GPU와 주고받는 데이터 선이 1,024개예요. 선이 많을수록 한 번에 많은 데이터가 오가요.

4배선 전용 판, 인터포저

그 많은 선을 이으려고 칩과 기판 사이에 배선 전용 판을 하나 더 깔아요. 그게 인터포저예요.

5이름이 곧 구조

칩을 웨이퍼 위에, 다시 기판 위에 올린다는 뜻이에요. Chip on Wafer on Substrate, 줄여서 CoWoS예요.

6호퍼는 통짜 실리콘 판

이전 세대 호퍼까지는 인터포저 전체가 실리콘 한 장이었어요. 이 방식을 CoWoS-S라고 불러요.

7실리콘 판의 한계

통짜 실리콘 판은 노광 한 번에 찍는 크기의 3.3배까지가 한계였어요. 그보다 크면 CoWoS-L 등을 권해요.

8판 속에 작은 다리를 박는다

블랙웰은 CoWoS-L을 써요. 배선층 판 속에 작은 실리콘 다리를 박아 칩과 칩, 칩과 메모리를 이어요. 영상 속 다리의 위치와 개수는 구조를 보여 주는 그림이에요.

92024년부터 3.5배

이 방식으로 인터포저는 2024년부터 레티클 3.5배 크기까지 양산되고 있어요.

비유로 이해하기

💡 동네 길 놓기로 생각해 보세요

집 열 채가 모여 있는데 집마다 서로 오가는 길이 아주 많이 필요하다고 해 보세요. 길을 깔 바닥 판이 없으면 오갈 수가 없죠. 그 바닥 판이 인터포저예요.

바닥 전체를 정밀한 판 한 장으로 깔면 큰 동네일수록 만들기 어려워요. 통짜 실리콘 판이 그랬어요.

그래서 넓은 바닥은 배선층 판으로 깔고, 정밀하게 이어야 하는 곳에만 작은 실리콘 다리를 박는 방식이 나왔어요. 그게 CoWoS-L이에요.

숫자로 보기

10개블랙웰 한 패키지 속 칩 수 — 가운데 GPU 2개, 옆에 HBM 8개

1,024개HBM 하나가 GPU와 주고받는 데이터 선(I/O)의 수

3.3배통짜 실리콘 판(CoWoS-S)이 만들 수 있는 크기 — 노광 한 번에 찍는 크기(레티클)의 배수

3.5배CoWoS-L이 2024년부터 양산 중인 크기 — 같은 레티클 배수 기준

산업에서 왜 중요한가

2022년 말 생성형 AI가 나온 뒤로 CoWoS를 찾는 곳이 더 많아졌어요. TSMC도 수요가 더 커졌다고 밝혔어요.
AI 칩은 이제 잘 만드는 것만큼 잘 붙이는 것이 실력이에요. 그래서 패키징과 기판이 중요해졌어요.

누가 만드나

세계 큰손 (해외)

TSMC (대만)CoWoS를 개발해 2012년부터 생산해 온 회사. CoWoS-S, CoWoS-L 모두 TSMC 기술

국내

한미반도체HBM처럼 칩을 쌓고 붙이는 본더(TC본더) 장비

심텍칩이 올라가는 패키지 기판

코리아써키트칩이 올라가는 패키지 기판

해성디에스패키지 기판과 리드프레임

네패스AI 반도체용 12인치 패키징 라인을 증설한 외주 패키징(OSAT) 회사

해외 회사는 업계에 널리 알려진 대표 업체만 골랐고, 국내 회사는 블로그 소부장 정리 글에 나온 표기를 그대로 옮겼습니다. 회사 소개일 뿐 투자 추천이 아닙니다.

영상으로 보기

YouTube에서 보기 ↗

더 깊이 — 원문 요약·용어 정리·출처

엔비디아 블랙웰 GPU를 열어 보면 칩이 하나가 아닙니다. GPU 2개와 메모리 탑 HBM 8개, 모두 10개의 칩이 한 판 위에 붙어 있습니다. 이렇게 붙이는 TSMC의 패키징 기술이 CoWoS입니다.

영상에서 보는 것

블랙웰 속 칩 10개: 가운데 GPU 2개, 옆에 HBM 8개
문제는 선: HBM 하나가 GPU와 주고받는 데이터 선만 1,024개
인터포저: 그 많은 선을 이으려고 칩과 기판 사이에 한 장 더 까는 배선 전용 판
이름의 뜻: Chip on Wafer on Substrate, 칩을 웨이퍼 위에, 다시 기판 위에
이전 세대 호퍼: 판 전체가 실리콘인 CoWoS-S
실리콘 판의 한계: 노광 한 번에 찍는 크기의 3.3배
블랙웰의 CoWoS-L: 배선층 판 속에 작은 실리콘 다리를 박아 칩과 칩, 칩과 메모리를 잇는 방식
2024년부터 3.5배 크기까지 양산
2022년 말 생성형 AI가 나온 뒤 더 커진 수요

핵심 요약

GPU와 메모리 사이에는 선이 아주 많이 깔려야 하고, 그 선을 까는 판이 인터포저입니다. 통짜 실리콘 판은 노광 한 번 크기의 3.3배가 한계였고, 블랙웰은 작은 실리콘 다리를 박은 CoWoS-L을 씁니다. 이제 AI 칩은 잘 만드는 것만큼 잘 붙이는 게 실력입니다.

출처

TSMC 3DFabric CoWoS 소개 페이지, TechInsights "First Commercial Instance of CoWoS-L Packaging Technology", 엔비디아 블랙웰 아키텍처 페이지, 마이크론 HBM3E 자료, 젠슨 황 발언(Tom's Hardware, 2025년 1월)

같은 산업(반도체) 다른 편